挑错

标题：	将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（）
错误类型：	错别字(除的、地、得) 成语运用不当 专业术语写法不规则 产品与图片不符 事实年代以及内容错误 技术参数错误 其他
错误内容：
修正建议：